PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-069587

(43) Date of publication of application: 11.03.1997

(51)Int.CI.

H01L 23/12 H01L 23/522

(21)Application number: 07-222386

(71)Applicant: NEC KYUSHU LTD

(22)Date of filing:

30.08.1995


(72)Inventor: FUKUMOTO YOSHINARI

(54) BGA TYPE SEMICONDUCTOR DEVICE AND BGA MODULE

(57)Abstract:

PROBLEM TO BE SOLVED: To facilitate the highdensity packaging to a semiconductor chip by providing a terminal for external connection on the upper and lower surfaces of a package.

SOLUTION: A BGA-type semiconductor package 10 mainly consists of a package 3 which is constituted of a multilayer substrate with, for example, a conductor 4 and a via hole, a semiconductor chip 6 which is fixed to the recessed part of the package 3, a sealing material 2 such as epoxy resin for sealing the semiconductor chip, and a semiconductor pole 1 which is provided on the upper and lower surfaces of the package 3 and constitutes a terminal for external connection. The semiconductor chip 6 and the solder pole 1 are connected, for example, via a wire 5 and the conductor 4. In the BGA semiconductor device thus configured, the solder pole 1 is formed on the upper and lower surfaces of the package, thus achieving a high-density packaging. Also, by using an



external connection terminal which is taken out only on the upper surface or the lower surface of the package, two different electrical functions can be achieved.

LEGAL STATUS

[Date of request for examination]

30.08.1995

[Date of sending the examiner's decision of

21.07.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-69587

(43)公開日 平成9年(1997)3月11日

(F1) I_4 (C1 6	識別記号	庁内整理番号	FΙ		技術表示箇所
(51) Int.Cl. ⁶ H 0 1 L 23/12	(B)CO-1 PLA-3	7,7,1,122,122,127	H01L	23/12	L
23/522				23/52	В

審査請求 有 請求項の数6 OL (全 4 頁)


21)出願番号	特願平7-222386	(71)出顧人			
			九州日本韓気株式会社		
(22) 出顧日	平成7年(1995)8月30日	熊本県熊本市八幡一丁目1番1号			
		(72)発明者 福本 好成 熊本県熊本市八幡町100番地 九州日本電			
		(- 1) (D 701)	気株式会社内 弁理士 京本 直樹 (外2名)		
		(74)代埋入	弁理士 京本 直樹 (外2名)		
	•				

(54) 【発明の名称】 BGA型半導体装置及びBGAモジュール

(57)【要約】

【課題】実装の密度が向上しない。

【解決手段】半導体チップを搭載した多層配線板からなるパッケージの上面及び下面に、外部接続用端子を構成する半田ボール1を形成する。



【特許請求の範囲】

【請求項1】 多層配線基板からなるパッケージと、このパッケージの凹部に固定された半導体チップと、この半導体チップを封止する封止材とを有するBGA型半導体装置において、前記パッケージの上面及び下面に外部接続用端子が設けられていることを特徴とするBGA型半導体装置。

【請求項2】 パッケージ上面の外部端子に接続された 半導体チップの電気的機能は、パッケージ下面の外部端 子に接続された半導体チップの電気的機能と異なる請求 項1記載のBGA型半導体装置。

【請求項3】 パッケージの上面及び下面に外部接続用端子が形成されたBGA型半導体装置を基板に複数個実装したことを特徴とするBGAモジュール。

【請求項4】 BGA型半導体装置の一部は積層されている請求項3記載のBGAモジュール。

【請求項5】 少くとも1個のBGA型半導体装置の上面の外部接続用端子は第1の基板に接続され、下面の外部接続用端子は第2の基板に接続されている請求項3記載のBGAモジュール。

【請求項6】 同一の基板に上面の外部接続用端子が接続されたBGA型半導体装置と下面の外部接続用端子が接続されたBGA型半導体装置とを含む請求項3記載のBGAモジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はBGA型半導体装置及びBGA型半導体装置を実装したBGAモジュールに関する。

[0002]

【従来の技術】従来のBGA(ボールグリッドアレイ)型半導体装置10Gは、図4に示す様に、エポキシ樹脂等で形成した基板3A上に半導体(IC)チップ6を搭載し、ワイヤ5,基板上の導体4及びビアホール17を介して、基板3Aの下面にのみ設けられた外部接続用端子である半田ボール1へ接続した構造となっていた。尚図4において2はエポキシ樹脂等の封止材、18はソルダーマスクである。

【0003】又、チップキャリア(パッケージ)11の電極を増す為に図5に示すように、マザーボード14の凹陥部16に入るチップキャリア11の上下面の端部に電極15を設け、対応するマザーボード11の電極15とを半田13により接続し、実装密度を高めたものが、例えば特開昭60-17935号公報に記載されている。尚、図5において5はワイヤ、6はICチップ、12は封止用キャップである。

[0004]

【発明が解決しようとする課題】上述したBGA型半導体装置のうち図4に示したものは、基板の下面のみにしか外部接続用端子がない為、プリント基板へ実装する際

に積み重ねることができず高密度実装が困難であった。 【0005】又、図5に示したチップキャリアでは、専用のマザーボードへの実装のみに限定され、一般的なプリント基板へチップキャリア単体を実装することはできないという問題があった。

【0006】本発明の目的は、高密度実装が容易に可能なBGA型半導体装置を提供することにある。又本発明の他の目的は、BGA型半導体装置が高密度に実装されたBGAモジュールを提供することにある。

[0007]

【課題を解決するための手段】第1の発明のBGA型半導体装置は、多層配線基板からなるパッケージと、このパッケージの凹部に固定された半導体チップと、この半導体チップを封止する封止材とを有するBGA型半導体装置において、前記パッケージの上面及び下面に外部接続用端子が設けられていることを特徴とするものである。

【0008】第2の発明のBGAモジュールは、パッケージの上面及び下面に外部接続用端子が形成されたBGA型半導体装置を基板に複数個実装したことを特徴とするものである。そして実装されるBGA型半導体装置の一部は積層されているか、2枚の基板にはさまれて接続されているか、又はBGA型半導体装置の上面あるいは下面が基板に接続されているものを含むものである。

【0009】一般に半導体チップには多くの素子が組み込まれて形成されており、外部接続用端子のいくつかを組み合せて取り出すことにより所望の電気的機能(特性)を有する半導体装置とすることが可能である。従って、パッケージの上面のみ又は下面のみに取り出した外部接続用端子を用いることにより、2つの異った電気的機能をBGA型半導体装置に持たせることが可能である。又、2枚の基板間にBGA型半導体装置をはさんで実装することにより狭いスペースに多機能のBGAモジュールを構成できる。

[0010]

【発明の実施の形態】次に本発明について図面を参照して説明する。図1(a)~(c)は本発明の第1の実施の形態を説明する為のBGA型半導体装置の上面図、側面図及び下面図であり、図2は断面図である。

【0011】図1(a)~(c)及び図2に示したようにBGA型半導体装置10は、導体4やビアホール等を有する多層基板からなるパッケージ3と、このパッケージ3の凹部に固定された半導体チップ6と、この半導ケージ3の上面及び下面に設けられ外部接続用端子を構成する半田ボール1とから主に構成されている。半導体チップ6と半田ボール1との接続はワイヤ5,導体4等を介して行なわれる。尚、封止材としては樹脂に限らず金属やセラミック等のキャップでもよく、又外部接続用端子としては、半田ボール1を形成していないランド電極

を含んでいてもよい。

【0012】このように構成されたBGA型半導体装置おいては、パッケージの上面及び下面に半田ボール1が形成されている為、高密度実装を行うことができる。又、半導体チップ6のバッドの組合せを2通り選び、パッケージ3の上面の半田ボール(端子)1のみの接続によりBGA型半導体装置10に第1の電気的機能を持たせ、下面の半田ボール1のみの接続により第2の電気的機能を持たせることができる為、より高密度のBGAモジュールを構成することができる。

【0013】図3 (a) ~ (c) は本発明の第2の実施の形態を説明する為のBGAモジュールの側面図である。

【0014】BGAモジュール20は実装用のプリント基板7に、図1に示したように、パッケージ3の上面及び下面に外部接続用の端子を構成する半田ボール1を形成したBGA型半導体装置10を複数個搭載して構成されるが、図3(a)は複数個のBGA型半導体装置10A,10B,10Cを積層したものであり、メモリLSI等共通なデータバスを用いるデバイスの形成に用いることが可能である。尚、積層する場合はパッケージ3の一方の面には半田ボール1を形成するが、他方の面は半田ボール1は形成せずにランド電極のままにして用いる。

【0015】図3(b)に示したBGAモジュールは、BGA型半導体装置10Dの2つの電気的機能を用いるものであり、パッケージ3の上面に第1のプリント基板7 Bを接続したものである。このようなBGAモジュールは、BGA型半導体装置10Dの2つの電気的機能を用いると同時に、スペーサー的機能をも持たせることができる為、実装空間の少いカメラやノート型パソコン等に有用である。

【0016】図3(c)に示したBGAモジュールは、同一構造のBGA型半導体装置10E,10Fを用い、接続する面を異ったものとすることにより、異った電気的機能を実現させたものである。

【0017】尚、図3(a)~(c)において異った構

造のBGAモジュールについて説明したが、これらの構造のものが組合されたものであってもよいことは勿論である。

[0018]

【発明の効果】以上説明したように本発明は、半導体チップを搭載したパッケージの上下面双方に外部接続用端子を設けることにより高密度実装が可能なBGA型半導体装置が得られる。又このBGA型半導体装置を実装することにより、高密度に実装されたBGAモジュールが得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を説明する為の上面図,側面図及び下面図。

【図2】本発明の第1の実施の形態を説明する為の断面 図。

【図3】本発明の第2の実施の形態を説明する為の側面図。


【図4】従来のBGA型半導体装置の断面図。

【図5】従来のチップキャリアとマザーボードの断面図。


【符号の説明】

- 1 半田ボール
- 2 封止材
- 3 パッケージ
- 4 導体
- 5 ワイヤ
- 6 半導体チップ
- 7 プリント基板
- 10,10A~10F BGA型半導体装置
- 11 チップキャリア
- 12 キャップ
- 13 半田
- 14 マザーボード
- 15 電極
- 16 凹陷部
- 17 ピアホール
- 18 ソルダーマスク
- 20 BGAモジュール


【図2】




【図4】



【図1】



【図5】



【図3】

